(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-331365 (P2001-331365A)

(43)公開日 平成13年11月30日(2001.11.30)

(51) Int.Cl. 7 G 0 6 F 12/00 識別記号

564

597

FΙ

G06F 12/00

テーマコード(参考)

564A 5B060

597D

審査請求 未請求 請求項の数10 OL (全 13 頁)

(21)出願番号	特顧2000-148480(P2000-148480)	(71) 出顧人 000005223
		富士通株式会社
(22)出顧日	平成12年5月19日(2000.5.19)	神奈川県川崎市中原区上小田中4丁目1
		1号
		(72)発明者 柳川 幹
		神奈川県川崎市中原区上小田中4丁目1
		1号 富士通株式会社内
		(74)代理人 100070150
		弁理士 伊東 忠彦
		Fターム(参考) 58060 CC03


(54) 【発明の名称】 メモリコントローラ及びシステム

(57)【要約】

【課題】本発明は、半導体記憶装置に接続されたコントローラにおいて、種々の変動要因が存在しても最適なデータ取り込みタイミングを保つことが可能なコントローラを提供することを目的とする。

【解決手段】ダブルデータレートのデータをストローブ信号と共に出力するメモリに接続されメモリを制御するメモリコントローラは、メモリに供給するクロック信号を生成するクロック信号生成回路と、クロック信号の略1/4サイクルに相当する時間だけ遅延するようにフィードバック制御によってストローブ信号を遅延させ、遅延されたストローブ信号をタイミング信号としてデータをラッチするデータ取り込み回路を含む。

本発明によるデータ取り込み回路の第1の実施例の構成を示す構成図



【特許請求の範囲】

【請求項1】ダブルデータレートのデータをストローブ 信号と共に出力するメモリに接続され該メモリを制御す るメモリコントローラであって、

1

該メモリに供給するクロック信号を生成するクロック信号生成回路と、

該クロック信号の略 1 / 4 サイクルに相当する時間だけ 遅延するようにフィードバック制御によって該ストロー ブ信号を遅延させ、遅延されたストローブ信号をタイミ ング信号として該データをラッチするデータ取り込み回 10 路を含むことを特徴とするメモリコントローラ。

【請求項2】該データ取り込み回路は、

該クロック信号の略1/4サイクルに相当する時間だけ 該ストローブ信号を遅延させる可変遅延回路と、

該可変遅延回路で遅延されたストローブ信号をタイミング信号として該データをラッチするラッチ回路を含むことを特徴とする請求項1記載のメモリコントローラ。

【請求項3】該データ取り込み回路は、

該可変遅延回路と同一の遅延を有するように制御される 回路を一段或いは複数段直列に接続した可変遅延回路列 20 と、

該クロック信号を参照信号として該可変遅延回路列の遅 延量を検出する位相比較回路を更に含み、該位相比較回 路の遅延量検出結果に基づいて該可変遅延回路及び該可 変遅延回路列の遅延を制御することを特徴とする請求項 2記載のメモリコントローラ。

【請求項4】該データ取り込み回路は、該位相比較回路の該遅延量検出結果に基づいて該可変遅延回路及び該可変遅延回路列の遅延を制御する制御信号を生成する遅延制御回路を更に含むことを特徴とする請求項3記載のメモリコントローラ。

【請求項5】該位相比較回路の該遅延量検出結果を該メモリコントローラ外部に送出し、該可変遅延回路及び該可変遅延回路列の遅延を制御する制御信号を該メモリコントローラ外部から受け取ることを特徴とする請求項3記載のメモリコントローラ。

【請求項6】該可変遅延回路列は、該可変遅延回路と同一の遅延を有するように制御される回路を4段直列に接続した構成であり、該クロック信号を受け取り該可変遅延回路の4倍の遅延量だけ該クロック信号を遅延させ、該位相比較回路は、該クロック信号と該可変遅延回路列で遅延されたクロック信号との位相を比較することを特徴とする請求項3記載のメモリコントローラ。

【請求項7】該可変遅延回路列は、該可変遅延回路と同一の遅延を有するように制御される回路を2段直列に接続した構成であり、該クロック信号を受け取り該可変遅延回路の2倍の遅延量だけ該クロック信号を遅延させ、該位相比較回路は、該クロック信号の反転信号と該可変遅延回路列で遅延されたクロック信号との位相を比較することを特徴とする請求項3記載のメモリコントロー

ラ。

【請求項8】該可変遅延回路列は、該可変遅延回路と同一の遅延を有するように制御される回路を2段直列に接続した構成であり、該クロック信号の2倍の周波数の信号を受け取り該可変遅延回路の2倍の遅延量だけ遅延させ、該位相比較回路は、該クロック信号の2倍の周波数の信号と該可変遅延回路列で遅延された該クロック信号の2倍の周波数の信号との位相を比較することを特徴とする請求項3記載のメモリコントローラ。

2.

【請求項9】該可変遅延回路列は、該可変遅延回路と同一の遅延を有するように制御される回路が1段よりなる構成であり、該クロック信号の2倍の周波数の信号を受け取り該可変遅延回路と等しい遅延量だけ遅延させ、該位相比較回路は、該クロック信号の2倍の周波数の信号の反転信号と該可変遅延回路列で遅延された該クロック信号の2倍の周波数の信号との位相を比較することを特徴とする請求項3記載のメモリコントローラ。

【請求項10】ダブルデータレートのデータをストローブ信号と共に出力するメモリと、

※20 該データと該ストローブ信号を受け取ると共に該メモリを制御するメモリコントローラと、

該メモリに供給するクロック信号を生成するクロック信号生成回路と、

該クロック信号の略1/4サイクルに相当する時間だけ 遅延するようにフィードバック制御によって該ストロー ブ信号を遅延させ、遅延されたストローブ信号をタイミ ング信号として該データをラッチする該メモリコントロ ーラ内部に設けられるデータ取り込み回路を含むことを 特徴とするシステム。

30 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に半導体記憶装置のコントローラ、及び半導体記憶装置及びコントローラを含むシステムに関し、詳しくは、ダブルデータレートのデータをストローブ信号と共に出力する半導体記憶装置のコントローラ、及びダブルデータレートのデータをストローブ信号で制御するシステムに関する。

[0002]

【従来の技術】ダブルデータレートで動作するDRAM 40 等の半導体記憶装置は、一般に、データストローブ信号とデータ信号とを同位相で出力し、データ信号のデータ変化タイミングを、ストローブ信号の立ち上がりエッジと立ち下がりエッジとの両方のタイミングに合わせている。半導体記憶装置に接続されたコントローラは、ストローブ信号を受け取り適当な遅延量だけ遅延し、この遅延されたストローブ信号を用いてデータ信号をラッチすることで、内部にデータを取り込む。

[0003]

【発明が解決しようとする課題】従来、コントローラ内 50 部では、インバータ列等から構成されるディレイ回路を 使用してストローブ信号を遅延させることで、データ信号を最適なタイミングでラッチするようにタイミング信号を生成していた。しかし、製造プロセスの誤差、動作温度や電源電圧の変動等によって、ディレイ回路の遅延量が変化してしまうと、データに対して最適な取り込みタイミングを保つことが困難になる。即ち、データに対する適切なデータホールド時間及びデータセットアップ時間を確保することが難しくなる。

【0004】従って、本発明は、半導体記憶装置に接続されたコントローラにおいて、種々の変動要因が存在しても最適なデータ取り込みタイミングを保つことが可能なコントローラを提供することを目的とする。

[0005]

【課題を解決するための手段】請求項1の発明では、ダブルデータレートのデータをストローブ信号と共に出力するメモリに接続され該メモリを制御するメモリコントローラは、該メモリに供給するクロック信号を生成するクロック信号生成回路と、該クロック信号の略1/4サイクルに相当する時間だけ遅延するようにフィードバック制御によって該ストローブ信号を遅延させ、遅延され 20たストローブ信号をタイミング信号として該データをラッチするデータ取り込み回路を含む。

【0006】請求項2の発明では、請求項1記載のメモリコントローラにおいて、該データ取り込み回路は、該クロック信号の略1/4サイクルに相当する時間だけ該ストローブ信号を遅延させる可変遅延回路と、該可変遅延回路で遅延されたストローブ信号をタイミング信号として該データをラッチするラッチ回路を含む。

【0007】請求項3の発明では、請求項2記載のメモリコントローラにおいて、該データ取り込み回路は、該 30 する。可変遅延回路と同一の遅延を有するように制御される回路を一段或いは複数段直列に接続した可変遅延回路列と、該クロック信号を参照信号として該可変遅延回路列の遅延量を検出する位相比較回路を更に含み、該位相比較回路の遅延量検出結果に基づいて該可変遅延回路及びま可変遅延回路列の遅延を制御する。 たぎで

【0008】請求項4の発明では、請求項3記載のメモリコントローラにおいて、該データ取り込み回路は、該位相比較回路の該遅延量検出結果に基づいて該可変遅延回路及び該可変遅延回路列の遅延を制御する制御信号を生成する遅延制御回路を更に含む。

【0009】請求項5の発明では、請求項3記載のメモリコントローラは、該位相比較回路の該遅延量検出結果を該メモリコントローラ外部に送出し、該可変遅延回路及び該可変遅延回路列の遅延を制御する制御信号を該メモリコントローラ外部から受け取る。

【0010】請求項6の発明では、請求項3記載のメモリコントローラにおいて、該可変遅延回路列は、該可変遅延回路と同一の遅延を有するように制御される回路を4段直列に接続した構成であり、該クロック信号を受け 50

取り該可変遅延回路の4倍の遅延量だけ該クロック信号を遅延させ、該位相比較回路は、該クロック信号と該可 変遅延回路列で遅延されたクロック信号との位相を比較 する

4

【0011】請求項7の発明では、請求項3記載のメモリコントローラにおいて、該可変遅延回路列は、該可変遅延回路と同一の遅延を有するように制御される回路を2段直列に接続した構成であり、該クロック信号を受け取り該可変遅延回路の2倍の遅延量だけ該クロック信号を遅延させ、該位相比較回路は、該クロック信号の反転信号と該可変遅延回路列で遅延されたクロック信号との位相を比較する。

【0012】請求項8の発明では、請求項3記載のメモリコントローラにおいて、該可変遅延回路列は、該可変遅延回路列は、該可変遅延回路と同一の遅延を有するように制御される回路を2段直列に接続した構成であり、該クロック信号の2倍の周波数の信号を受け取り該可変遅延回路の2倍の遅延量だけ遅延させ、該位相比較回路は、該クロック信号の2倍の周波数の信号と該可変遅延回路列で遅延された該クロック信号の2倍の周波数の信号との位相を比較する。

【0013】請求項9の発明では、請求項3記載のメモリコントローラにおいて、該可変遅延回路列は、該可変遅延回路と同一の遅延を有するように制御される回路が1段よりなる構成であり、該クロック信号の2倍の周波数の信号を受け取り該可変遅延回路と等しい遅延量だけ遅延させ、該位相比較回路は、該クロック信号の2倍の周波数の信号の反転信号と該可変遅延回路列で遅延された該クロック信号の2倍の周波数の信号との位相を比較する。

【0014】上記発明では、ラッチ回路に供給されるタイミング信号は、データストローブ信号をクロック信号 CLKの1/4サイクル分だけ遅延した信号であるので、データ信号におけるデータ変化タイミングの丁度真中でデータ信号をラッチすることになる。従って、最適なデータホールド時間とデータセットアップ時間を設定するのではなく、フィードバック制御によってクロック信号の1/4サイクルになるように遅延時間を制御するので、製造プロセスの誤差、動作温度や電源電圧の変動等、種々の変動要因が存在しても、最適なデータ取り込みタイミングを確保することが出来る。またクロック信号の2倍の周波数の信号をフィードバック制御における参照信号として用いることで、可変遅延回路列の規模を縮小することが出来る。

【0015】また上記のメモリコントローラをダブルデータレートのメモリと組み合わせたシステムにおいても、上記と同様の作用を実現することが出来る。

[0016]

40

) 【発明の実施の形態】図1は、本発明を適用するシステ

ムの一例の構成を示す。

【0017】図1のシステムは、メモリコントローラ1 0と、メモリデバイス11と、マイクロプロセッサ12 を含む。メモリコントローラ10は、データ読み出し書 き込み操作をメモリデバイス11に行う際に、マイクロ プロセッサ12とメモリデバイス11との間で制御の仲 介を行う。マイクロプロセッサ12とメモリコントロー ラ10との間は、データ信号、アドレス信号、コントロ ール信号、及びクロック信号が伝送される。メモリコン ブ信号、データ信号、アドレス信号、コントロール信 号、及びクロック信号が伝送される。

【0018】一般にメモリコントローラ10の役割とし ては、マイクロプロセッサ12とメモリデバイス11と の間でデータバスのバス幅を変換したり、メモリデバイ ス11に対してDMA (ダイレクトメモリアクセス) 動 作を実行したり等、メモリアクセスに関連する種々の制 御動作を実行する。

【0019】本発明が適用されるシステムにおいては、 メモリデバイス11は、ストローブ信号の立ち上がりエ 20 ッジと立ち上がりエッジの両方でデータを入出力するデ ータダブルレートのメモリデバイスである。データ書き 込み時には、メモリコントローラ10からメモリデバイ ス11にデータと共にストローブ信号が供給され、デー タ読み出し時には、メモリデバイス11からメモリコン トローラ10ヘデータと共にストローブ信号が供給され る。データ読み出し時にメモリデバイス11からメモリ コントローラ10に供給されるストローブ信号は、その 立ち上がりエッジ及び立ち上がりエッジのタイミング が、データ信号のデータ変化点のタイミングに一致した 30 信号である。・

【0020】図2は、本発明によるメモリコントローラ の一例の概略構成を示す。

【0021】図2に示されるメモリコントローラ10 は、マイクロプロセッサ12のデータバスの幅が64ビ ットでありメモリデバイス11のデータバスの幅が32 ビットである場合に、マイクロプロセッサ12とメモリ デバイス11との間でデータバス幅の変換を行うコント ローラの一例である。

【0022】図2に示されるメモリコントローラ10 は、クロック発生回路21、ライトコントロール回路2 2、リードコントロール回路23、インターフェイス2 4、インターフェイス25、遅延回路26、ラッチ回路 27、セレクタ回路28、セレクタ回路29、及びラッ チ回路30乃至33を含む。

【0023】クロック発生回路21は、クロック信号C LKを発生し、ライトコントロール回路22及びリード コントロール回路23に供給する。クロック発生回路2 1は更に、メモリコントローラ10に接続されたメモリ デバイス11に、クロック信号CLKを供給する。なお ダブルデータレートのメモリデバイスに対しては、クロ ック信号CLKだけでなく、クロック信号CLKを反転 したクロック信号/CLKも供給するのが一般的であ る。また場合によっては、クロック発生回路21は、ク ロック信号CLKの2倍の周波数を有するクロック信号 CLK2及びその反転クロック/CLK2を生成する場 合もある。

6

【0024】データ書き込み時には、マイクロプロセッ サ12からの64ビットデータが、インターフェイス2 トローラ10とメモリデバイス11との間は、ストロー 10 5を介して、ラッチ回路30及び31に32ビットずつ 格納される。セレクタ回路28は、ラッチ回路30及び 31の一方を交互に選択し、選択したラッチ回路の32 ビットのデータを、インターフェイス24を介してメモ リデバイス11に供給する。これらの動作のタイミング は、ライトコントロール回路22によって制御される。 またライトコントロール回路22は、インターフェイス 24を介して、データストローブ信号をメモリデバイス 11に供給する。

> 【0025】データ読み出し時には、メモリデバイス1 1からの32ビットのデータが、インターフェイス24 を介してラッチ回路27に供給される。またメモリデバ イス11からのストローブ信号は、インターフェイス2 4を介して、遅延回路26に供給される。ストローブ信 号は、遅延回路26によってクロック信号CLKの1/ 4 サイクル分だけ遅延され、タイミング信号としてラッ チ回路27に供給される。ラッチ回路27は、供給され たタイミング信号を用いてデータ信号をラッチする。セ レクタ回路29はラッチ回路32及び33の一方を交互 に選択し、ラッチ回路27にラッチされたデータを、選 択したラッチ回路に交互に格納する。ラッチ回路32及 び33に格納された計64ビットのデータは、インター フェイス25を介して、マイクロプロセッサ12に供給 される。

【0026】ここで遅延回路26とラッチ回路27と が、クロック信号CLKの1/4サイクル分だけストロ ーブ信号を遅延してデータ信号を取り込む本発明による データ取り込み回路50を構成する。データ取り込み回 路50は、クロック信号CLKを、クロック発生回路2 1から供給される。

【0027】図3は、本発明によるデータ取り込み回路 50の第1の実施例の構成を示す。

【0028】データ取り込み回路50は、5つの可変遅 延回路51-1乃至51-5、遅延制御回路52、位相 比較器53、及びラッチ回路27を含む。可変遅延回路 51-1乃至51-5は、同一の回路構成を有してお り、遅延制御回路52から出力される同一の制御信号に よって制御される。従って、可変遅延回路51-1乃至 51-5は、常に同一の遅延を有することになる。なお 図2においては、簡略化のために、可変遅延回路51-50 1乃至51-5、遅延制御回路52、位相比較器53を 纏めて、遅延回路26として示している。

【0029】クロック信号CLKは、そのまま位相比較 器53の一方の入力端子に入力されると共に、4つの可 変遅延回路51-1乃至51-4によって遅延された後 に位相比較器53のもう一方の入力端子に遅延クロック 信号DCLKとして入力される。位相比較器53は、ク ロック信号CLKと遅延クロック信号DCLKとの位相 を比較して、位相比較結果を遅延制御回路52に供給す

【0030】遅延制御回路52は、クロック信号CLK と遅延クロック信号DCLKとの位相が同一(正確には 遅延クロック信号DCLKが360度遅延した位相)と なるように、制御信号を生成して4つの可変遅延回路5 1-1乃至51-4の遅延量を調整する。即ち、クロッ ク信号CLKと遅延クロック信号DCLKとのエッジタ イミングを比較して、遅延クロック信号DCLKのエッ ジタイミングが相対的に早い場合には遅延量を増やすよ うに制御し、遅延クロック信号DCLKのエッジタイミ ングが相対的に遅い場合には遅延量を減らすように制御 する。

【0031】上記の遅延調整の結果、遅延クロック信号 DCLKはクロック信号CLKより360度位相が遅れ た状態に制御される。前述のように可変遅延回路51-1乃至51-4は同一の回路構成で同一の遅延量を有す るので、遅延クロック信号DCLKがクロック信号CL Kより360度位相が遅れた状態では、一つの可変遅延 回路は、クロック信号CLKの1/4サイクルに相当す る遅延量を有することになる。

【0032】図4は、クロック信号CLK、遅延クロッ ク信号DCLK、及び可変遅延回路51-1の出力の関 係を示した図である。

【0033】図4に示されるように、遅延クロック信号 DCLKは、クロック信号CLKより360度位相が遅 れるように調整される。この時、4つの可変遅延回路5 1-1乃至51-4の遅延量はクロック信号CLKの1 サイクルに等しいので、可変遅延回路51-1の出力 は、クロック信号CLKを1/4サイクルだけ遅延した 信号となる。即ち、可変遅延回路51-1の遅延量は、 クロック信号CLKの1/4サイクルに等しい遅延量に 設定される。

【0034】図3において、可変遅延回路51-5は、 他の可変遅延回路と同じ制御信号で同じ遅延量を有する ように制御されるので、クロック信号CLKの1/4サ イクルに等しい遅延を有することになる。この結果、可 変遅延回路51-5に入力されるデータストローブ信号 DSは、クロック信号CLKの1/4サイクル分だけ遅 延され、ラッチ回路27にタイミング信号として供給さ れる。ラッチ回路27は、供給されたタイミング信号を 用いてデータ信号DQをラッチする。

号は、データストローブ信号DSをクロック信号CLK の1/4サイクル分だけ遅延した信号である。またデー タ信号DQにおけるデータ変化タイミングは、データス トローブ信号DSの立ち上り及び立下りエッジである。 従って、ラッチ回路27に供給されるタイミング信号 は、データ信号DQにおけるデータ変化タイミングの丁 度真中でデータ信号DQをラッチすることになる。従っ て、最適なデータホールド時間とデータセットアップ時 間を実現することが出来る。

8

【0036】また製造プロセスの誤差、動作温度や電源 電圧の変動等、種々の変動要因によって可変遅延回路の 遅延が変動しても、クロック信号の位相比較に基づく遅 延量制御によって、可変遅延回路51-5の遅延量がク ロック信号の1/4サイクルになるように調整されるの で、種々の変動要因が存在する条件下でも最適なデータ 取り込みタイミングを確保することが出来る。

【0037】図5は、位相比較器53及び遅延制御回路 52の回路構成の一例を示す回路図である。図5の回路 に入力される信号S1及びS2は、クロック信号CLK 及び遅延クロック信号DCLKに対応する。 20

【0038】図5の回路は、NAND回路141乃至1 **45、インバータ146乃至149、NAND回路15** 0及び151、インバータ152及び153、バイナリ カウンタ154、インバータ155、NAND回路15 6及び157、及びインバータ158及び159を含 む。例えば、NAND回路141乃至145及びインバ ータ146乃至149が位相比較器53を構成し、残り の部分が遅延制御回路52を構成すると考えればよい。

【0039】NAND回路144及び145はラッチを 構成し、図5に示されるように初期状態では2つの入力 がLOWであり、2つの出力はHIGHである。信号S 1の立ち上がりエッジが、信号S2の立ち上がりエッジ より早い場合、NAND回路143の出力の方がNAN D回路142の出力よりも先にHIGHになる。従っ て、NAND回路145の出力がLOWになり、NAN D回路144の出力はHIGHのままである。この状態 はラッチされるので、その後信号S2の立ち上がりエッ ジによってNAND回路142の出力がHIGHになっ ても状態は変化しない。従って、信号S1の方が位相が 40 進んでいる場合には、インバータ149の出力はHIG Hになる。逆に信号S2の方が位相が進んでいる場合に は、インバータ155の出力がHIGHになる。

【0040】ここでインバータ148からの信号は、適 切なタイミングでNAND回路142及び143の出力 を同時にLOWにすることで、ラッチの状態を初期状態 に戻す役目を果たす。このような構成にしないと、信号 S1の方が位相が進んでいる場合に、NAND回路14 3の出力がHIGHになり続いてNAND回路142の 出力がHIGHになった後、信号S1が信号S2より先 【0035】ラッチ回路27に供給されるタイミング信 50 にLOWに戻ることでラッチの状態が逆転され、NAN D回路144の出力がLOWになってしまう。これを避けるために、NAND回路142及び143の出力を同時にLOWにすることが行われる。

【0041】インバータ148の出力信号は、バイナリカウンタ154に供給される。バイナリカウンタ154の2つの出力は、入力信号S1及びS2の1サイクル毎に交互にHIGHになる信号である。バイナリカウンタ154は、NAND回路161乃至168と、インバータ169乃至171を含む。その動作は従来技術の範囲内であるので、説明を省略する。

【0042】バイナリカウンタ154の2つの出力は、NAND回路150及び151の一方の入力に供給される。NAND回路150及び151のもう一方の入力には、インバータ149からの出力が供給される。更にバイナリカウンタ154の2つの出力は、NAND回路156及び157のもう一方の入力には、インバータ155からの出力が供給される。

【0043】従って、信号S1の方が信号S2より位相が進んでいる場合には、NAND回路150及び151の出力を反転するインバータ152及び153から、HIGHパルスが交互に出力されることになる。逆に信号S2の方が位相が進んでいる場合には、NAND回路156及び157の出力を反転するインバータ158及び159から、HIGHパルスが交互に出力される。

【0044】インバータ152及び153或いはインバータ158及び159から交互に出力されるHIGHパルスが、可変遅延回路に供給されて、可変遅延回路の遅延量を調整する。

【0045】図6は可変遅延回路の構成の一部を示す回路図であり、図7は可変遅延回路の構成の残りの部分を示す回路図である。図6及び図7の回路構成で、可変遅延回路の全体を構成する。

【0046】可変遅延回路は、NOR回路201-0乃 至201-n、インバータ202-1乃至202-n、 NAND回路203-1乃至203-n、NMOSトラ ンジスタ204-1乃至204-n、NMOSトランジ スタ205-1乃至205-n、NMOSトランジスタ 206-1乃至206-n、及びNMOSトランジスタ 207-1乃至207-nを含む。リセット信号RがL OWにされると、図6の回路はリセットされる。即ち、 リセット信号RがLOWになると、NAND回路203 − 1 乃至203− n の出力がHIGHになり、インバー タ202-1乃至202-nの出力がLOWになる。N AND回路203-1乃至203-nとインバータ20 2-1乃至202-nとの各ペアは、互いの出力を互い の入力とすることでラッチを形成する。従って、上記り セット信号Rで設定された初期状態は、リセット信号R がHIGHに戻っても保持される。

【0047】この初期状態では、図6に示されるよう

に、NOR回路201-0の出力P(0)はHIGHであり、NOR回路201-1乃至201-nの出力P(1)乃至P(n)はLOWである。即ち出力P(0)だけがHIGHである。

10

【0048】遅延量を大きくする必要がある場合には、信号線A及びBに交互にHIGHパルスを供給する。まず信号線BにHIGHパルスが供給されると、NMOSトランジスタ204-1がオンになる。このときNMOSトランジスタ206-1がオンであるので、NAND回路203-1の出力がグランドに接続されて、強制的にHIGHからLOWに変化させられる。従ってインバータ202-1の出力はHIGHになり、この状態がNAND回路203-1とインバータ202-1からなるラッチに保持される。またこの時出力P(0)はHIGHからLOWに変化し、出力P(1)はLOWからHIGHに変化する。従ってこの状態では、出力P(1)のみがHIGHになる。

【0049】次に信号線AにHIGHパルスが供給されると、NMOSトランジスタ204-2がオンになる。このときNMOSトランジスタ206-2がオンになっているので、NAND回路203-2の出力がグランドに接続されて、強制的にHIGHからLOWに変化させられる。従ってインバータ202-2の出力はHIGHになり、この状態がNAND回路203-2とインバータ202-2からなるラッチに保持される。またこの時出力P(1)はHIGHからLOWに変化し、出力P(2)はLOWからHIGHに変化する。従ってこの状態では、出力P(2)だけがHIGHになる。

【0050】このように信号線A及びBに交互にHIGHパルスを供給することで、出力P(0)乃至P(n)のうちで一つだけHIGHである出力を一つずつ右にずらしていくことが出来る。

【0051】遅延量を小さくする必要がある場合には、信号線C及びDに交互にHIGHパルスを供給する。この場合の動作は、上述の動作と逆であるので、詳細な説明は省略するが、信号線C及びDに交互にHIGHパルスを供給することで、出力P(0)乃至P(n)のうちで一つだけHIGHである出力を一つずつ左にずらしていくことが出来る。

40 【0052】これらの出力信号P(1)乃至P(n) を、可変遅延回路の図7の回路部分に供給することで、 信号の遅延量を調整する。

【0053】可変遅延回路の図7の回路部分は、インバータ210、NAND回路211-1乃至211-n、NAND回路212-1乃至212-n、及びインバータ213-1乃至213-nを含む。ここでNAND回路212-1乃至212-n及びインバータ213-1乃至213-nが、遅延素子列を構成する。

【0054】NAND回路211-1乃至211-nの50 一方の入力には、入力信号SIの反転信号がインバータ

210から供給され、もう一方の入力には信号P(1) 乃至P(n)が供給される。信号P(1)乃至P(n) のうちで、一つだけHIGHである信号をP(x)とす

【0055】NAND回路211-1乃至211-nうちでNAND回路211-x以外のものは、一方の入力がLOWであるから、出力はHIGHレベルになる。このHIGHレベルを一方の入力に受け取るNAND回路212-12-1乃至212-nのうちでNAND回路212-x以外のものは、他方の入力に対するインバータとして機能する。

【0056】従って、NAND回路212-xより図面 左側にある遅延素子列は、NAND回路212-nの一方の入力に与えられる固定のHIGHレベルを伝達する。従って、NAND回路212-xのもう一方の入力はHIGHである。NAND回路212-xのもう一方の入力には、インバータ210及びNAND回路211-xを介して、入力信号SIが供給される。従って、NAND回路212-xからインバータ213-1までの遅延素子列は、入力信号SIを遅延させながら伝播させ、遅 20延された信号が出力信号SOとして得られる。この場合の出力信号SOは、入力信号SIに対して、遅延素子x段分の遅延時間だけ遅れることになる。

【0057】このように、図5に示される位相比較器53及び遅延制御回路52がクロック信号の位相を比較して、この位相比較結果に基づいて、交互にHIGHになるパルス信号を出力する。このパルス信号が可変遅延回路の図6に示される回路部分に供給され、出力信号P

(1) 乃至P(n) のうちで唯一HIGHである信号の 位置を制御し、この信号P(1) 乃至P(n) によっ て、可変遅延回路の図7に示される回路部分の遅延量を 設定する。

【0058】図8は、本発明によるデータ取り込み回路 の第2の実施例の構成を示す。

【0059】図8のデータ取り込み回路50Aは、3つの可変遅延回路51-1、51-2、及び51-5、遅延制御回路52、位相比較器53、及びラッチ回路27を含む。

【0060】クロック信号CLKの反転信号/CLKが、位相比較器53の一方の入力端子に入力される。またクロック信号CLKが、2つの可変遅延回路51-1及び51-2によって遅延された後に、位相比較器53のもう一方の入力端子に遅延クロック信号DCLKとして入力される。位相比較器53は、反転クロック信号/CLKと遅延クロック信号DCLKとの位相を比較して、位相比較結果を遅延制御回路52に供給する。

【0061】遅延制御回路52は、反転クロック信号/ CLKと遅延クロック信号DCLKとの位相が同一となるように、制御信号を生成して2つの可変遅延回路51 -1及び51-2の遅延量を調整する。即ち、反転クロ ック信号/CLKと遅延クロック信号DCLKとのエッジタイミングを比較して、遅延クロック信号DCLKのエッジタイミングが相対的に早い場合には遅延量を増やすように制御し、遅延クロック信号DCLKのエッジタイミングが相対的に遅い場合には遅延量を減らすように制御する。

12

【0062】上記の遅延調整の結果、遅延クロック信号 DCLKは反転クロック信号/CLKと同位相の状態に 制御される。即ち、遅延クロック信号DCLKはクロック信号CLKより180度位相が遅れた状態に制御される。可変遅延回路51-1及び51-2は同一の回路構成で同一の遅延量を有するので、遅延クロック信号DCLKがクロック信号CLKより180度位相が遅れた状態では、一つの可変遅延回路は、クロック信号CLKの1/4サイクルに相当する遅延量を有することになる。

【0063】可変遅延回路51-5は、他の可変遅延回路と同じ制御信号で同じ遅延量を有するように制御されるので、クロック信号CLKの1/4サイクルに等しい遅延を有することになる。この結果、可変遅延回路51-5に入力されるデータストローブ信号DSは、クロック信号CLKの1/4サイクル分だけ遅延され、ラッチ回路27にタイミング信号として供給される。ラッチ回路27は、供給されたタイミング信号を用いてデータ信号DQをラッチする。

【0064】従って、製造プロセスの誤差、動作温度や 電源電圧の変動等、種々の変動要因が存在する条件下で あっても、最適なデータ取り込みタイミングを確保する ことが出来る。また可変遅延回路の数を削減して回路規 模を縮小し、コスト削減を図ることが出来る。

0 【0065】図9は、本発明によるデータ取り込み回路の第3の実施例の構成を示す。

【0066】図9のデータ取り込み回路50Bは、3つの可変遅延回路51-1、51-2、及び51-5、遅延制御回路52、位相比較器53、及びラッチ回路27を含む。

【0067】クロック信号CLKの2倍の周波数のクロック信号CLK2が、クロック発生回路21(図2参照)によって生成され、位相比較器53の一方の入力端子に入力されると共に、2つの可変遅延回路51-1及40 び51-2によって遅延された後に、位相比較器53のもう一方の入力端子に遅延クロック信号DCLK2として入力される。位相比較器53は、クロック信号CLK2と遅延クロック信号DCLK2との位相を比較して、位相比較結果を遅延制御回路52に供給する。

【0068】遅延制御回路52は、クロック信号CLK2と遅延クロック信号DCLK2との位相が同一(正確には遅延クロック信号DCLK2が360度遅延した位相)となるように、制御信号を生成して2つの可変遅延回路51-1及び51-2の遅延量を調整する。この遅50延調整の結果、遅延クロック信号DCLK2はクロック

信号CLK2から位相が360度遅延した状態に制御される。可変遅延回路51-1及び51-2は同一の回路構成で同一の遅延量を有するので、遅延クロック信号DCLK2がクロック信号CLK2より360度位相が遅れた状態では、一つの可変遅延回路は、クロック信号CLK2の1/2サイクルに相当する遅延量を有することになる。クロック信号CLK2の2倍の周波数を有することになる。クロック信号CLKのサイクルで考えた場合には、一つの可変遅延回路は、1/4サイクルに相当する遅延量を有することになる。

【0069】この結果、可変遅延回路51-5は、クロック信号CLKの1/4 サイクルに等しい遅延を有することになる。またラッチ回路27は、クロック信号CLKの1/4 サイクル分だけ遅延されたタイミング信号によって、データ信号DQをラッチすることになる。

【0070】従って、製造プロセスの誤差、動作温度や電源電圧の変動等、種々の変動要因が存在する条件下であっても、最適なデータ取り込みタイミングを確保することが出来る。また可変遅延回路の数を削減して回路規模を縮小し、コスト削減を図ることが出来る。

【0071】図10は、本発明によるデータ取り込み回路の第4の実施例の構成を示す。

【0072】図10のデータ取り込み回路50Cは、2つの可変遅延回路51-1及び51-5、遅延制御回路52、位相比較器53、及びラッチ回路27を含む。

【0073】クロック信号CLKの2倍の周波数のクロック信号CLK2及びその反転信号/CLK2が、クロック発生回路21(図2参照)によって生成される。反転クロック信号/CLK2は、位相比較器53の一方の入力端子に入力され、クロック信号CLK2は、可変遅延回路51-1によって遅延された後に位相比較器53のもう一方の入力端子に遅延クロック信号DCLK2として入力される。位相比較器53は、反転クロック信号/CLK2と遅延クロック信号DCLK2との位相を比較して、位相比較結果を遅延制御回路52に供給する。

【0074】遅延制御回路52は、反転クロック信号/ CLK2と遅延クロック信号DCLK2との位相が同一 となるように、制御信号を生成して可変遅延回路51-1の遅延量を調整する。この遅延調整の結果、遅延クロック信号DCLK2はクロック信号CLK2より180 度位相が遅れた状態に制御される。即ち、可変遅延回路 51-1は、クロック信号CLK2の1/2サイクルに 相当する遅延量を有することになる。クロック信号CL K2の2倍の周波数を有するクロック信号CLKのサイクルで考えた場合には、可変遅延回路51-1は、1/ 4サイクルに相当する遅延量を有することになる。

【0075】この結果、可変遅延回路51-5は、クロック信号CLKの1/4サイクルに等しい遅延を有することになる。またラッチ回路27は、クロック信号CLKの1/4サイクル分だけ遅延されたタイミング信号に 50

よって、データ信号DQをラッチすることになる。

【0076】従って、製造プロセスの誤差、動作温度や電源電圧の変動等、種々の変動要因が存在する条件下であっても、最適なデータ取り込みタイミングを確保することが出来る。また可変遅延回路の数を削減して回路規模を縮小し、コスト削減を図ることが出来る。

【0077】図11は、本発明によるデータ取り込み回路の第5の実施例の構成を示す。図11において、図3と同一の構成要素は同一の参照番号で参照され、その説10明は省略される。

【0078】データ取り込み回路50Dは、図3のデータ取り込み回路50と比較して、遅延制御回路52が取り除かれる。またデータ取り込み回路50Dは、インターフェイス25(図2参照)を介して、マイクロプロセッサ12に接続される。

【0079】データ取り込み回路50Dの位相比較器53は、位相比較結果をマイクロプロセッサ12に送る。マイクロプロセッサ12は、応答として制御信号を供給し、データ取り込み回路50Dの可変遅延回路51-120万至51-5の遅延量を制御する。具体的には、図5に示される位相比較器53において、入力信号S1及びS2のどちらの立ち上りエッジか時間的に先行するかを示す信号として、例えばインバータ149の出力を、インターフェイス25を介してマイクロプロセッサ12に供給すればよい。またマイクロプロセッサ12に供給すればよい。またマイクロプロセッサ12に対して、遅延を増大させるか減少させるかに応じて信号線A及びB或いは信号線C及びDに供給される交互にHIGHになるパルス信号を、制御信号として供給すればよい。

【0080】このように位相比較結果を位相比較器53からマイクロプロセッサ12に送り、可変遅延回路の遅延量調整のための制御信号をマイクロプロセッサ12から可変遅延回路に供給する構成とすれば、遅延制御回路をなくす構成とすることが出来るので、回路規模を小さくすることが可能になる。またハードワイヤードな結線制御でなく、マイクロプロセッサ12で実行するプログラムとしてのソフトウェア制御によって遅延時間を調整することになるので、設定変更や構成変更に対して容易に対応可能である。

7 【0081】なお上記のように位相比較結果を位相比較 器53からマイクロプロセッサに送り可変遅延回路の遅 延量調整のための制御信号をマイクロプロセッサから可 変遅延回路に供給する構成は、図8乃至図10に示されるデータ取り込み回路の第2乃至第4の実施例の構成に も適用可能であることは明らかである。また位相比較結 果を受け取り遅延制御のための制御信号を供給するの は、マイクロプロセッサ12である必要はなく、別のマイクロプロセッサ或いは同様の制御プロセッサ等であってもよい。

O 【0082】また上記実施例の説明において、メモリコ

ントローラ10としては、マイクロプロセッサ12のデ ータバスの幅が64ビットでありメモリデバイス11の データバスの幅が32ビットである場合にデータバス幅 の変換を行うコントローラとしたが、本発明はこのよう な構成に限られるものではなく、種々の制御機能を備え た様々なコントローラに適用可能なものである。

15

【0083】以上、本発明を実施例に基づいて説明した が、本発明は上記実施例に限定されるものではなく、特 許請求の範囲に記載の範囲内で様々な変形が可能であ る。

[0084]


【発明の効果】本発明では、ラッチ回路に供給されるタ イミング信号は、データストローブ信号をクロック信号 CLKの略 1 / 4 サイクル分だけ遅延した信号であるの で、データ信号におけるデータ変化タイミングの略真中 でデータ信号をラッチすることになる。従って、最適な データホールド時間とデータセットアップ時間を実現す ることが出来る。また所定値に遅延時間を設定するので はなく、フィードバック制御によってクロック信号の1 /4サイクルになるように遅延時間を制御するので、製 20 施例の構成を示す構成図である。 造プロセスの誤差、動作温度や電源電圧の変動等、種々 の変動要因が存在しても、最適なデータ取り込みタイミ ングを確保することが出来る。これによって信頼性のあ るメモリシステムを構築することが可能になる。

【0085】またクロック信号の反転信号や、クロック 信号の2倍の周波数の信号をフィードバック制御におけ る参照信号として用いることで、可変遅延回路列の規模 を縮小することが可能になり、最適なデータ取り込みタ イミングを確保するためのコストを抑えることが出来 る。

【図面の簡単な説明】

【図8】

本発明によるデータ取り込み回路の第2の実施例の構成を示す構成図



【図1】本発明を適用するシステムの一例の構成を示す 図である。

16

【図2】本発明によるメモリコントローラの一例の概略 構成を示す構成図である。

【図3】本発明によるデータ取り込み回路の第1の実施 例の構成を示す構成図である。

【図4】クロック信号CLK、遅延クロック信号DCL K、及び可変遅延回路の出力の関係を示した図である。

【図5】位相比較器及び遅延制御回路の回路構成の一例 10 を示す回路図である。

【図6】可変遅延回路の構成の一部を示す回路図であ

【図7】可変遅延回路の構成の残りの部分を示す回路図 である。

【図8】本発明によるデータ取り込み回路の第2の実施 例の構成を示す構成図である。

【図9】本発明によるデータ取り込み回路の第3の実施 例の構成を示す構成図である。

【図10】本発明によるデータ取り込み回路の第4の実

【図11】本発明によるデータ取り込み回路の第5の実 施例の構成を示す構成図である。

【符号の説明】

10 メモリコントローラ

11 メモリデバイス

12 マイクロプロセッサ

27 ラッチ回路


51-1, 51-2, 51-3, 51-4, 51-5 可変遅延回路

30 52 遅延制御回路


53 位相比較器

[図9]


本発明によるデータ取り込み回路の第3の実施例の構成を示す構成図




【図 1 】 本発明を適用するシステムの一例の構成を示す図



【図 1 0 】 本発明によるデータ取り込み回路の第4の実施例の構成を示す構成図




【図3】 本発明によるデータ取り込み回路の第1の実施例の構成を示す構成図




【図5】

位相比較器及び遅延制御回路の回路構成の一例を示す回路図




【図4】
クロック信号CLK、連延クロック信号DCLK、及び可変遅延回路の出力の関係を示した図



[図6]

可変遅延回路の構成の一部を示す回路図



【図7】

可変遅延回路の構成の残りの部分を示す回路図

【図 1 1】 本発明によるデータ取り込み回路の第5の実施例の構成を示す構成図

